Searching PAJ Page 1 of 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number : **63-095661**

(43) Date of publication of application: 26.04.1988

(51)Int.Cl. H01L 29/46

H01L 21/52 H01L 33/00 H01S 3/18

(21)Application number: 61-241391 (71)Applicant: TOSHIBA CORP

(22)Date of filing: 13.10.1986 (72)Inventor: KONNO KUNIAKI

CHINEN YUKIO

(54) SEMICONDUCTOR ELEMENT ELECTRODE

(57) Abstract:

PURPOSE: To increase adhesion between an electrode and a semiconductor substrate, to improve workability and to enhance reliability by forming an Au or Au alloy layer adjacent to the semiconductor substrate with an active or passive element.

CONSTITUTION: An electrode functioning as a pad is shaped continuously through a vacuum deposition method using the so-called E-gun. The perforated pattern of a resist is formed to an InGaAsP substrate 1 to which an element is shaped, the substrate is set into a vacuum deposition device using the degree of vacuum of 2×10-6 torr as a lower limit, and an Au layer 2 in 500Å, a Ti layer 3 in 1000Å, a Pt layer 4 in 1000Å and an Au layer 5 in 5000Å are



laminated in succession. Heat treatment is executed in an inert (N2) atmosphere held at 400~ 450°C, an electrode is also formed on the rear side of the InGaAsP substrate 1, and a plurality of the metallic layers laminated are over-coated with Au 6 in 5000Å, thus shaping a semiconductor element electrode.

19 日本国特許庁(JP)

⑫ 公 開 特 許 公 報 (A) 昭63 - 95661

⑤Int Cl.4

識別記号

庁内整理番号 B - 7638 - 5F

43公開 昭和63年(1988) 4月26日

29/46 H 01 L

21/52 33/00 3/18

A - 8728 - 5F

E-6819-5F 7377-5F

審査請求 未請求 発明の数 1 (全3頁)

69発明の名称

H 01 S

半導体素子電極

願 昭61-241391 21)特

昭61(1986)10月13日 22出

②発 明 紺 野 者

明 邦

神奈川県横浜市磯子区新杉田町8

株式会社東芝横浜金属

工場内

念 ⑫発 明 考 知

勇 幸

神奈川県横浜市磯子区新杉田町8

株式会社東芝横浜金属

工場内

株式会社東芝

砂出 願 人 弁理士 井上 70代 理 人

神奈川県川崎市幸区堀川町72番地

阳 綳

発明の名称

半導体素子電極

2. 特許請求の範囲

能動もしくは受動素子をもつ半導体基板表面に 隣接してAuもしくはAu合金からなる層を設け、こ ゝに接着層を含む複数の金属層を積層することを 特徴とする半導体素子電極。

3. 発明の詳細な説明

〔発明の目的〕

(産業上の利用分野)

本発明はIII-V族化合物からなる半導体基板を 利用する半導体素子特に光半導体素子の電極構造 に関する。

(従来の技術)

半導体レーザや発光ダイオードなどの光半導体 素子では、半導体チップへの通電のために半導体 層に金属電極を被着している。金属電極としては、 一般に、Ti/Pt/Auからなる多層金鳳膜が用いられ る。

(発明が解決しようとする問題点)

このような電極は、InP,GaAs,InGaAsP等のⅢ-V族化合物半導体に対する接着力が極めて弱い事 実が判明した。即ち接着層であるTi膜はこのⅢ-V族化合物半導体と本来強い接着力を示すが、こ のTi膜を形成する際適用する真空装置内に残留す るわずかなハイドロカーボン(hydro Carbon)を 主体とする気体や水分と、又はこの化合物半導体 表面を被覆する極微量の汚染物質はゲッタ作用の 強いTi膜が優先的に結合して半導体との接着力が 弱まることが想定される。

しかも、このTi膜をⅢ-V族化合物半導体に被 着すると、この半導体の組成元素であるPならび にAs等と反応してその界面に接着力の弱い変成層 を形成することが予想される。更に、他の元素よ り低温で解離し易いP及びAsを含むⅢ-V族化合 物半導体表面にTi層を隣接させた多層金属を被着 して熱処理を施すと、前記変成層を形成する度合 いがますます進行すると考えられる。

本発明は上記離点を除去する新規な半導体素子

電極に関し、特に半導体基板との接着力が強く作業性がよくひいては信頼性の高いものを提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

このため本発明に係る半導体素子電極では能動 もしくは受動素子をもつ半導体基板に隣接してAu もしくはAu合金層を設け、こゝに接着層を含む複 数の金属層を積層する手法を採取する。

(作用)

このように本発明ではⅢ一V族化合物半導体基板表面に薄い金属層を被覆後、接着層を含む複数の金属層を堆積して熱処理を施すと、接着力が著るしく改善されて強固になる事実を基に完成したものである。

こゝで第1表により従来技術との接着強度の比較を明らかにするが、その試験法を先に記載する。 これにはスコッチテープ剥離法によっており、このテープに少しでも電極金属片が付着した場合は ×印、何等付着しない折は〇印を記載した。尚実

このようにAu層をII - V 族化合物半導体基板表面に隣接して形成し、更にTi, Pt及びAu層を積層した電極は従来の電極より明らかに接着強度が改善されていることが明らかである。

尚このⅢ-V族化合物半導体基板に隣接して形成するAu層の厚さは100Å~2500Å が必要である。と言うのは100Å 未満の厚さではその効果が充分でなく又2500Å以下であればその機能を発揮できることが確認されており、経済的に高価な金属を必要以上被覆することによってもたらされるコストアップを避ける。又Au単独層の外にはAuGe層も同様な効果をもたらすことも確認済みである。

このAμ 層もしくはAuGe層に連続して形成する
Ti 層及びPt 層は厚さ100Å~5000Å が適用可能範
囲であり、1000Åが最も好ましい値である。又最上層のAuはこゝに熱圧着する金属細線の種類A1,
Cu, もしくはAu細線によりA1, Cu層など適当に選
択可能であり、Pt層は複数種の金属層を積層した
結果、発生が予想される金属原子の拡散に対する
バリヤ層として動作する。

際の試験に当ってはスライド硝子に接着剤としてワックスを塗布し、こゝに前記電極を堆積したⅢーV族化合物半導体装板であるウエーハを報證して冷却して固定する。この場合綿棒でこすって気泡を追出すのは勿論である。この電極には約10cmのテープをはりつけてからその端部を引きはがして電極残渣の付着状況を観察した。

又基板の種類として示したInGaAsP/InP は厚さ350 μm のInP 半導体基板に 1 μm程度のInGaAsP からなるエピタキシャル層を堆積したものであり、 又熱処理はオーミック電極の形成に(Ⅲ-V族半 導体基板に形成する場合)適用する400℃~450℃ を勘楽して不活性雰囲気430℃ 5 分の処理を施し たものである。

第1表 接着強度の比較

電	極構造	Ti(第1層)/Pt/Au			Au(第1層)/Ti/Pt/Au		
基	板	InGaAsP/InP	InP	GaAs	InGaAsP/InP	InP	GaAs
接着	熱処理前	×	×	×	0	0	0
強度	熟処理後	×	×	×	0	0	0

又T1層は前述のようにゲッタ作用を発揮するのに加えてPt及びAu層との接着を確実にする役割りを果すものでありこれをCr層と置換することは差しつかえないことを付記する。

(実施例)

図面を参照して本発明の実施例を詳述する。

この例ではInGaAsPからなる半導体基板1に本発明を適用するもので、この半導体基板1には図示していないが、能動素子もしくは受動素子はその電極をこの半導体基板の特定位置に配線して、この半導体基板をヒートシンクにマウントと金属により電気的に接続して、このリードを使用機器と接触して回路接続する。

このパッドとしての機能を果す本発明の電極はいわゆるE-Gunを使用する真空蒸着法により巡続して形成する。

素子を形成したInGaAsP 基板1にはレジストの

特開昭63-95661(3)

空あきパターンを設けこれを2×10⁻⁶ torr を下限とした真空蒸着装置内にセット後Au層 2 を500 Å
Ti層 3 を1000 Å, Pt層 4 を1000 Å 更にAu層 5 を
5000 Å 順次積層する。次に400 ℃ 乃至450 ℃ に保持した不活性(N₂) 雰囲気で約 5 分熱処理を施し更にこのInGaAsP 半導体基板 1 の裏側にも電極(図示せず)を形成し、更に又積層した複数金属別にAu 6 を5000 Å オーバーコートして半導体素子電極を形成する。

このオーバーコート後レジストをスペーサとするリフトオフ法によってこの電極以外の積層した複数の金属層を除去するが、これ以外の種々の慣用手段が適用可能であることは言うまでもなく、更に半導体基板の導電型はPもしくはn型の何れでも採用できる。

〔発明の効果〕

前述のようにIII - V族化合物半導体基板に隣接 してAu層もしくはAU合金層を設けると、極めて接 着力が得られることが判明したし、これを半導体 素子の電極として適用して外部リードとの接続を 図れば信頼性の高い特性が得られる。これはTi等の接着層の保有する優れた接着力を利用した従来 電極に発生した、変成層の形成が避けられて半導 体素子特性を長期にわたって十分発揮できるもの である。

4. 図面の簡単な説明

図は本発明に係る半導体素子電極の断面図である。

代理人 弁理士 井 上 一 男




図 面